mirror of
git://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git
synced 2025-09-18 22:14:16 +00:00
arm64: dts: qcom: msm: change labels to lower-case
DTS coding style expects labels to be lowercase. No functional impact. Verified with comparing decompiled DTB (dtx_diff and fdtdump+diff). Signed-off-by: Krzysztof Kozlowski <krzysztof.kozlowski@linaro.org> Link: https://lore.kernel.org/r/20241022-dts-qcom-label-v3-2-0505bc7d2c56@linaro.org Signed-off-by: Bjorn Andersson <andersson@kernel.org>
This commit is contained in:
Krzysztof Kozlowski
Bjorn Andersson
parent
6f8c1ed258
commit
2df0741cee
12 changed files with 292 additions and 292 deletions
|
|
@ -25,7 +25,7 @@
|
|||
};
|
||||
};
|
||||
|
||||
&CPU_SLEEP_0 {
|
||||
&cpu_sleep_0 {
|
||||
compatible = "qcom,idle-state-spc", "arm,idle-state";
|
||||
};
|
||||
|
||||
|
|
|
|||
|
|
@ -133,67 +133,67 @@
|
|||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
CPU0: cpu@0 {
|
||||
cpu0: cpu@0 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x0>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
clocks = <&apcs>;
|
||||
operating-points-v2 = <&cpu_opp_table>;
|
||||
#cooling-cells = <2>;
|
||||
power-domains = <&CPU_PD0>;
|
||||
power-domains = <&cpu_pd0>;
|
||||
power-domain-names = "psci";
|
||||
qcom,acc = <&cpu0_acc>;
|
||||
qcom,saw = <&cpu0_saw>;
|
||||
};
|
||||
|
||||
CPU1: cpu@1 {
|
||||
cpu1: cpu@1 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x1>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
clocks = <&apcs>;
|
||||
operating-points-v2 = <&cpu_opp_table>;
|
||||
#cooling-cells = <2>;
|
||||
power-domains = <&CPU_PD1>;
|
||||
power-domains = <&cpu_pd1>;
|
||||
power-domain-names = "psci";
|
||||
qcom,acc = <&cpu1_acc>;
|
||||
qcom,saw = <&cpu1_saw>;
|
||||
};
|
||||
|
||||
CPU2: cpu@2 {
|
||||
cpu2: cpu@2 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x2>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
clocks = <&apcs>;
|
||||
operating-points-v2 = <&cpu_opp_table>;
|
||||
#cooling-cells = <2>;
|
||||
power-domains = <&CPU_PD2>;
|
||||
power-domains = <&cpu_pd2>;
|
||||
power-domain-names = "psci";
|
||||
qcom,acc = <&cpu2_acc>;
|
||||
qcom,saw = <&cpu2_saw>;
|
||||
};
|
||||
|
||||
CPU3: cpu@3 {
|
||||
cpu3: cpu@3 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x3>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
enable-method = "psci";
|
||||
clocks = <&apcs>;
|
||||
operating-points-v2 = <&cpu_opp_table>;
|
||||
#cooling-cells = <2>;
|
||||
power-domains = <&CPU_PD3>;
|
||||
power-domains = <&cpu_pd3>;
|
||||
power-domain-names = "psci";
|
||||
qcom,acc = <&cpu3_acc>;
|
||||
qcom,saw = <&cpu3_saw>;
|
||||
};
|
||||
|
||||
L2_0: l2-cache {
|
||||
l2_0: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
|
|
@ -202,7 +202,7 @@
|
|||
idle-states {
|
||||
entry-method = "psci";
|
||||
|
||||
CPU_SLEEP_0: cpu-sleep-0 {
|
||||
cpu_sleep_0: cpu-sleep-0 {
|
||||
compatible = "arm,idle-state";
|
||||
idle-state-name = "standalone-power-collapse";
|
||||
arm,psci-suspend-param = <0x40000002>;
|
||||
|
|
@ -215,7 +215,7 @@
|
|||
|
||||
domain-idle-states {
|
||||
|
||||
CLUSTER_RET: cluster-retention {
|
||||
cluster_ret: cluster-retention {
|
||||
compatible = "domain-idle-state";
|
||||
arm,psci-suspend-param = <0x41000012>;
|
||||
entry-latency-us = <500>;
|
||||
|
|
@ -223,7 +223,7 @@
|
|||
min-residency-us = <2000>;
|
||||
};
|
||||
|
||||
CLUSTER_PWRDN: cluster-gdhs {
|
||||
cluster_pwrdn: cluster-gdhs {
|
||||
compatible = "domain-idle-state";
|
||||
arm,psci-suspend-param = <0x41000032>;
|
||||
entry-latency-us = <2000>;
|
||||
|
|
@ -273,33 +273,33 @@
|
|||
compatible = "arm,psci-1.0";
|
||||
method = "smc";
|
||||
|
||||
CPU_PD0: power-domain-cpu0 {
|
||||
cpu_pd0: power-domain-cpu0 {
|
||||
#power-domain-cells = <0>;
|
||||
power-domains = <&CLUSTER_PD>;
|
||||
domain-idle-states = <&CPU_SLEEP_0>;
|
||||
power-domains = <&cluster_pd>;
|
||||
domain-idle-states = <&cpu_sleep_0>;
|
||||
};
|
||||
|
||||
CPU_PD1: power-domain-cpu1 {
|
||||
cpu_pd1: power-domain-cpu1 {
|
||||
#power-domain-cells = <0>;
|
||||
power-domains = <&CLUSTER_PD>;
|
||||
domain-idle-states = <&CPU_SLEEP_0>;
|
||||
power-domains = <&cluster_pd>;
|
||||
domain-idle-states = <&cpu_sleep_0>;
|
||||
};
|
||||
|
||||
CPU_PD2: power-domain-cpu2 {
|
||||
cpu_pd2: power-domain-cpu2 {
|
||||
#power-domain-cells = <0>;
|
||||
power-domains = <&CLUSTER_PD>;
|
||||
domain-idle-states = <&CPU_SLEEP_0>;
|
||||
power-domains = <&cluster_pd>;
|
||||
domain-idle-states = <&cpu_sleep_0>;
|
||||
};
|
||||
|
||||
CPU_PD3: power-domain-cpu3 {
|
||||
cpu_pd3: power-domain-cpu3 {
|
||||
#power-domain-cells = <0>;
|
||||
power-domains = <&CLUSTER_PD>;
|
||||
domain-idle-states = <&CPU_SLEEP_0>;
|
||||
power-domains = <&cluster_pd>;
|
||||
domain-idle-states = <&cpu_sleep_0>;
|
||||
};
|
||||
|
||||
CLUSTER_PD: power-domain-cluster {
|
||||
cluster_pd: power-domain-cluster {
|
||||
#power-domain-cells = <0>;
|
||||
domain-idle-states = <&CLUSTER_RET>, <&CLUSTER_PWRDN>;
|
||||
domain-idle-states = <&cluster_ret>, <&cluster_pwrdn>;
|
||||
};
|
||||
};
|
||||
|
||||
|
|
@ -823,7 +823,7 @@
|
|||
reg = <0x00850000 0x1000>;
|
||||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
|
|
@ -832,7 +832,7 @@
|
|||
reg = <0x00852000 0x1000>;
|
||||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
|
|
@ -841,7 +841,7 @@
|
|||
reg = <0x00854000 0x1000>;
|
||||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
|
|
@ -850,7 +850,7 @@
|
|||
reg = <0x00856000 0x1000>;
|
||||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
status = "disabled";
|
||||
};
|
||||
|
||||
|
|
@ -864,7 +864,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
arm,cs-dev-assoc = <&etm0>;
|
||||
|
||||
status = "disabled";
|
||||
|
|
@ -879,7 +879,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
arm,cs-dev-assoc = <&etm1>;
|
||||
|
||||
status = "disabled";
|
||||
|
|
@ -894,7 +894,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
arm,cs-dev-assoc = <&etm2>;
|
||||
|
||||
status = "disabled";
|
||||
|
|
@ -909,7 +909,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
arm,cs-dev-assoc = <&etm3>;
|
||||
|
||||
status = "disabled";
|
||||
|
|
@ -923,7 +923,7 @@
|
|||
clock-names = "apb_pclk", "atclk";
|
||||
arm,coresight-loses-context-with-cpu;
|
||||
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
|
||||
status = "disabled";
|
||||
|
||||
|
|
@ -944,7 +944,7 @@
|
|||
clock-names = "apb_pclk", "atclk";
|
||||
arm,coresight-loses-context-with-cpu;
|
||||
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
|
||||
status = "disabled";
|
||||
|
||||
|
|
@ -965,7 +965,7 @@
|
|||
clock-names = "apb_pclk", "atclk";
|
||||
arm,coresight-loses-context-with-cpu;
|
||||
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
|
||||
status = "disabled";
|
||||
|
||||
|
|
@ -986,7 +986,7 @@
|
|||
clock-names = "apb_pclk", "atclk";
|
||||
arm,coresight-loses-context-with-cpu;
|
||||
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
|
||||
status = "disabled";
|
||||
|
||||
|
|
@ -2644,10 +2644,10 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu0_1_alert0>;
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2673,10 +2673,10 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu2_3_alert0>;
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
|
|
@ -42,122 +42,122 @@
|
|||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
CPU0: cpu@100 {
|
||||
cpu0: cpu@100 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x100>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
qcom,acc = <&acc0>;
|
||||
qcom,saw = <&saw0>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs1_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
L2_1: l2-cache {
|
||||
l2_1: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU1: cpu@101 {
|
||||
cpu1: cpu@101 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x101>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
qcom,acc = <&acc1>;
|
||||
qcom,saw = <&saw1>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs1_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU2: cpu@102 {
|
||||
cpu2: cpu@102 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x102>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
qcom,acc = <&acc2>;
|
||||
qcom,saw = <&saw2>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs1_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU3: cpu@103 {
|
||||
cpu3: cpu@103 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x103>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
qcom,acc = <&acc3>;
|
||||
qcom,saw = <&saw3>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs1_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU4: cpu@0 {
|
||||
cpu4: cpu@0 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x0>;
|
||||
qcom,acc = <&acc4>;
|
||||
qcom,saw = <&saw4>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs0_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
next-level-cache = <&L2_0>;
|
||||
L2_0: l2-cache {
|
||||
next-level-cache = <&l2_0>;
|
||||
l2_0: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU5: cpu@1 {
|
||||
cpu5: cpu@1 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x1>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
qcom,acc = <&acc5>;
|
||||
qcom,saw = <&saw5>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs0_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU6: cpu@2 {
|
||||
cpu6: cpu@2 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x2>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
qcom,acc = <&acc6>;
|
||||
qcom,saw = <&saw6>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs0_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU7: cpu@3 {
|
||||
cpu7: cpu@3 {
|
||||
compatible = "arm,cortex-a53";
|
||||
device_type = "cpu";
|
||||
enable-method = "spin-table";
|
||||
reg = <0x3>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
qcom,acc = <&acc7>;
|
||||
qcom,saw = <&saw7>;
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
clocks = <&apcs0_mbox>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
idle-states {
|
||||
CPU_SLEEP_0: cpu-sleep-0 {
|
||||
cpu_sleep_0: cpu-sleep-0 {
|
||||
compatible = "arm,idle-state";
|
||||
entry-latency-us = <130>;
|
||||
exit-latency-us = <150>;
|
||||
|
|
@ -182,19 +182,19 @@
|
|||
/* LITTLE (efficiency) cluster */
|
||||
cluster0 {
|
||||
core0 {
|
||||
cpu = <&CPU4>;
|
||||
cpu = <&cpu4>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU5>;
|
||||
cpu = <&cpu5>;
|
||||
};
|
||||
|
||||
core2 {
|
||||
cpu = <&CPU6>;
|
||||
cpu = <&cpu6>;
|
||||
};
|
||||
|
||||
core3 {
|
||||
cpu = <&CPU7>;
|
||||
cpu = <&cpu7>;
|
||||
};
|
||||
};
|
||||
|
||||
|
|
@ -202,19 +202,19 @@
|
|||
/* Boot CPU is cluster 1 core 0 */
|
||||
cluster1 {
|
||||
core0 {
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
};
|
||||
|
||||
core2 {
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
};
|
||||
|
||||
core3 {
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2318,10 +2318,10 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu0_alert>;
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2348,10 +2348,10 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu1_alert>;
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2378,10 +2378,10 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu2_alert>;
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2408,10 +2408,10 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu3_alert>;
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2438,10 +2438,10 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu4567_alert>;
|
||||
cooling-device = <&CPU4 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU5 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU6 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU7 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu4 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu5 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu6 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu7 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
|
|
@ -38,125 +38,125 @@
|
|||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
CPU0: cpu@0 {
|
||||
cpu0: cpu@0 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x0>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU1: cpu@1 {
|
||||
cpu1: cpu@1 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x1>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU2: cpu@2 {
|
||||
cpu2: cpu@2 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x2>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU3: cpu@3 {
|
||||
cpu3: cpu@3 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x3>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU4: cpu@100 {
|
||||
cpu4: cpu@100 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x100>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU5: cpu@101 {
|
||||
cpu5: cpu@101 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x101>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU6: cpu@102 {
|
||||
cpu6: cpu@102 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x102>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU7: cpu@103 {
|
||||
cpu7: cpu@103 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x103>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
cpu-map {
|
||||
cluster0 {
|
||||
core0 {
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
};
|
||||
core1 {
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
};
|
||||
core2 {
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
};
|
||||
core3 {
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
};
|
||||
};
|
||||
|
||||
cluster1 {
|
||||
core0 {
|
||||
cpu = <&CPU4>;
|
||||
cpu = <&cpu4>;
|
||||
};
|
||||
core1 {
|
||||
cpu = <&CPU5>;
|
||||
cpu = <&cpu5>;
|
||||
};
|
||||
core2 {
|
||||
cpu = <&CPU6>;
|
||||
cpu = <&cpu6>;
|
||||
};
|
||||
core3 {
|
||||
cpu = <&CPU7>;
|
||||
cpu = <&cpu7>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
||||
L2_0: l2-cache-0 {
|
||||
l2_0: l2-cache-0 {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
|
||||
L2_1: l2-cache-1 {
|
||||
l2_1: l2-cache-1 {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
|
|
@ -1985,7 +1985,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu0_alert>;
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2009,7 +2009,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu1_alert>;
|
||||
cooling-device = <&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2033,7 +2033,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu2_alert>;
|
||||
cooling-device = <&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2057,7 +2057,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu3_alert>;
|
||||
cooling-device = <&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2079,7 +2079,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu4_alert>;
|
||||
cooling-device = <&CPU4 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu4 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2101,7 +2101,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu5_alert>;
|
||||
cooling-device = <&CPU5 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu5 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2123,7 +2123,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu6_alert>;
|
||||
cooling-device = <&CPU6 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu6 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -2145,7 +2145,7 @@
|
|||
cooling-maps {
|
||||
map0 {
|
||||
trip = <&cpu7_alert>;
|
||||
cooling-device = <&CPU7 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu7 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
|
|
@ -31,7 +31,7 @@
|
|||
#address-cells = <1>;
|
||||
#size-cells = <0>;
|
||||
|
||||
CPU0: cpu@0 {
|
||||
cpu0: cpu@0 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x0>;
|
||||
|
|
@ -42,7 +42,7 @@
|
|||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU1: cpu@1 {
|
||||
cpu1: cpu@1 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x1>;
|
||||
|
|
@ -53,7 +53,7 @@
|
|||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU2: cpu@2 {
|
||||
cpu2: cpu@2 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x2>;
|
||||
|
|
@ -64,7 +64,7 @@
|
|||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU3: cpu@3 {
|
||||
cpu3: cpu@3 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x3>;
|
||||
|
|
@ -75,7 +75,7 @@
|
|||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU4: cpu@100 {
|
||||
cpu4: cpu@100 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x100>;
|
||||
|
|
@ -86,7 +86,7 @@
|
|||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU5: cpu@101 {
|
||||
cpu5: cpu@101 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x101>;
|
||||
|
|
@ -97,7 +97,7 @@
|
|||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU6: cpu@102 {
|
||||
cpu6: cpu@102 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x102>;
|
||||
|
|
@ -108,7 +108,7 @@
|
|||
#cooling-cells = <2>;
|
||||
};
|
||||
|
||||
CPU7: cpu@103 {
|
||||
cpu7: cpu@103 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a72";
|
||||
reg = <0x103>;
|
||||
|
|
@ -122,37 +122,37 @@
|
|||
cpu-map {
|
||||
cluster0 {
|
||||
core0 {
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
};
|
||||
|
||||
core2 {
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
};
|
||||
|
||||
core3 {
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
};
|
||||
};
|
||||
|
||||
cluster1 {
|
||||
core0 {
|
||||
cpu = <&CPU4>;
|
||||
cpu = <&cpu4>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU5>;
|
||||
cpu = <&cpu5>;
|
||||
};
|
||||
|
||||
core2 {
|
||||
cpu = <&CPU6>;
|
||||
cpu = <&cpu6>;
|
||||
};
|
||||
|
||||
core3 {
|
||||
cpu = <&CPU7>;
|
||||
cpu = <&cpu7>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
|
|
@ -91,27 +91,27 @@
|
|||
};
|
||||
};
|
||||
|
||||
&CPU0 {
|
||||
&cpu0 {
|
||||
enable-method = "spin-table";
|
||||
};
|
||||
|
||||
&CPU1 {
|
||||
&cpu1 {
|
||||
enable-method = "spin-table";
|
||||
};
|
||||
|
||||
&CPU2 {
|
||||
&cpu2 {
|
||||
enable-method = "spin-table";
|
||||
};
|
||||
|
||||
&CPU3 {
|
||||
&cpu3 {
|
||||
enable-method = "spin-table";
|
||||
};
|
||||
|
||||
&CPU4 {
|
||||
&cpu4 {
|
||||
enable-method = "spin-table";
|
||||
};
|
||||
|
||||
&CPU5 {
|
||||
&cpu5 {
|
||||
enable-method = "spin-table";
|
||||
};
|
||||
|
||||
|
|
|
|||
|
|
@ -6,8 +6,8 @@
|
|||
#include "msm8994.dtsi"
|
||||
|
||||
/* 8992 only features 2 A57 cores. */
|
||||
/delete-node/ &CPU6;
|
||||
/delete-node/ &CPU7;
|
||||
/delete-node/ &cpu6;
|
||||
/delete-node/ &cpu7;
|
||||
/delete-node/ &cpu6_map;
|
||||
/delete-node/ &cpu7_map;
|
||||
|
||||
|
|
|
|||
|
|
@ -43,114 +43,114 @@
|
|||
#address-cells = <2>;
|
||||
#size-cells = <0>;
|
||||
|
||||
CPU0: cpu@0 {
|
||||
cpu0: cpu@0 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x0 0x0>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_0>;
|
||||
L2_0: l2-cache {
|
||||
next-level-cache = <&l2_0>;
|
||||
l2_0: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU1: cpu@1 {
|
||||
cpu1: cpu@1 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x0 0x1>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
};
|
||||
|
||||
CPU2: cpu@2 {
|
||||
cpu2: cpu@2 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x0 0x2>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
};
|
||||
|
||||
CPU3: cpu@3 {
|
||||
cpu3: cpu@3 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a53";
|
||||
reg = <0x0 0x3>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
};
|
||||
|
||||
CPU4: cpu@100 {
|
||||
cpu4: cpu@100 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a57";
|
||||
reg = <0x0 0x100>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_1>;
|
||||
L2_1: l2-cache {
|
||||
next-level-cache = <&l2_1>;
|
||||
l2_1: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU5: cpu@101 {
|
||||
cpu5: cpu@101 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a57";
|
||||
reg = <0x0 0x101>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
};
|
||||
|
||||
CPU6: cpu@102 {
|
||||
cpu6: cpu@102 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a57";
|
||||
reg = <0x0 0x102>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
};
|
||||
|
||||
CPU7: cpu@103 {
|
||||
cpu7: cpu@103 {
|
||||
device_type = "cpu";
|
||||
compatible = "arm,cortex-a57";
|
||||
reg = <0x0 0x103>;
|
||||
enable-method = "psci";
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
};
|
||||
|
||||
cpu-map {
|
||||
cluster0 {
|
||||
core0 {
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
};
|
||||
|
||||
core2 {
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
};
|
||||
|
||||
core3 {
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
};
|
||||
};
|
||||
|
||||
cluster1 {
|
||||
core0 {
|
||||
cpu = <&CPU4>;
|
||||
cpu = <&cpu4>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU5>;
|
||||
cpu = <&cpu5>;
|
||||
};
|
||||
|
||||
cpu6_map: core2 {
|
||||
cpu = <&CPU6>;
|
||||
cpu = <&cpu6>;
|
||||
};
|
||||
|
||||
cpu7_map: core3 {
|
||||
cpu = <&CPU7>;
|
||||
cpu = <&cpu7>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
|
|||
|
|
@ -43,90 +43,90 @@
|
|||
#address-cells = <2>;
|
||||
#size-cells = <0>;
|
||||
|
||||
CPU0: cpu@0 {
|
||||
cpu0: cpu@0 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo";
|
||||
reg = <0x0 0x0>;
|
||||
enable-method = "psci";
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
capacity-dmips-mhz = <1024>;
|
||||
clocks = <&kryocc 0>;
|
||||
interconnects = <&cbf MASTER_CBF_M4M &cbf SLAVE_CBF_M4M>;
|
||||
operating-points-v2 = <&cluster0_opp>;
|
||||
#cooling-cells = <2>;
|
||||
next-level-cache = <&L2_0>;
|
||||
L2_0: l2-cache {
|
||||
next-level-cache = <&l2_0>;
|
||||
l2_0: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU1: cpu@1 {
|
||||
cpu1: cpu@1 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo";
|
||||
reg = <0x0 0x1>;
|
||||
enable-method = "psci";
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
capacity-dmips-mhz = <1024>;
|
||||
clocks = <&kryocc 0>;
|
||||
interconnects = <&cbf MASTER_CBF_M4M &cbf SLAVE_CBF_M4M>;
|
||||
operating-points-v2 = <&cluster0_opp>;
|
||||
#cooling-cells = <2>;
|
||||
next-level-cache = <&L2_0>;
|
||||
next-level-cache = <&l2_0>;
|
||||
};
|
||||
|
||||
CPU2: cpu@100 {
|
||||
cpu2: cpu@100 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo";
|
||||
reg = <0x0 0x100>;
|
||||
enable-method = "psci";
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
capacity-dmips-mhz = <1024>;
|
||||
clocks = <&kryocc 1>;
|
||||
interconnects = <&cbf MASTER_CBF_M4M &cbf SLAVE_CBF_M4M>;
|
||||
operating-points-v2 = <&cluster1_opp>;
|
||||
#cooling-cells = <2>;
|
||||
next-level-cache = <&L2_1>;
|
||||
L2_1: l2-cache {
|
||||
next-level-cache = <&l2_1>;
|
||||
l2_1: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU3: cpu@101 {
|
||||
cpu3: cpu@101 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo";
|
||||
reg = <0x0 0x101>;
|
||||
enable-method = "psci";
|
||||
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||
cpu-idle-states = <&cpu_sleep_0>;
|
||||
capacity-dmips-mhz = <1024>;
|
||||
clocks = <&kryocc 1>;
|
||||
interconnects = <&cbf MASTER_CBF_M4M &cbf SLAVE_CBF_M4M>;
|
||||
operating-points-v2 = <&cluster1_opp>;
|
||||
#cooling-cells = <2>;
|
||||
next-level-cache = <&L2_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
};
|
||||
|
||||
cpu-map {
|
||||
cluster0 {
|
||||
core0 {
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
};
|
||||
};
|
||||
|
||||
cluster1 {
|
||||
core0 {
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -134,7 +134,7 @@
|
|||
idle-states {
|
||||
entry-method = "psci";
|
||||
|
||||
CPU_SLEEP_0: cpu-sleep-0 {
|
||||
cpu_sleep_0: cpu-sleep-0 {
|
||||
compatible = "arm,idle-state";
|
||||
idle-state-name = "standalone-power-collapse";
|
||||
arm,psci-suspend-param = <0x00000004>;
|
||||
|
|
@ -2829,7 +2829,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
};
|
||||
|
||||
etm@3840000 {
|
||||
|
|
@ -2839,7 +2839,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -2858,7 +2858,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
};
|
||||
|
||||
etm@3940000 {
|
||||
|
|
@ -2868,7 +2868,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -2923,7 +2923,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
};
|
||||
|
||||
etm@3a40000 {
|
||||
|
|
@ -2933,7 +2933,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -2952,7 +2952,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>;
|
||||
clock-names = "apb_pclk";
|
||||
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
};
|
||||
|
||||
etm@3b40000 {
|
||||
|
|
@ -2962,7 +2962,7 @@
|
|||
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
|
|||
|
|
@ -61,36 +61,36 @@
|
|||
* not advertised as enabled in ACPI, and enabling it in DT can cause boot
|
||||
* hangs.
|
||||
*/
|
||||
&CPU0 {
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_1>;
|
||||
&cpu0 {
|
||||
cpu-idle-states = <&little_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
&CPU1 {
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_1>;
|
||||
&cpu1 {
|
||||
cpu-idle-states = <&little_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
&CPU2 {
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_1>;
|
||||
&cpu2 {
|
||||
cpu-idle-states = <&little_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
&CPU3 {
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_1>;
|
||||
&cpu3 {
|
||||
cpu-idle-states = <&little_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
&CPU4 {
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_1>;
|
||||
&cpu4 {
|
||||
cpu-idle-states = <&big_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
&CPU5 {
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_1>;
|
||||
&cpu5 {
|
||||
cpu-idle-states = <&big_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
&CPU6 {
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_1>;
|
||||
&cpu6 {
|
||||
cpu-idle-states = <&big_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
&CPU7 {
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_1>;
|
||||
&cpu7 {
|
||||
cpu-idle-states = <&big_cpu_sleep_1>;
|
||||
};
|
||||
|
||||
/*
|
||||
|
|
|
|||
|
|
@ -136,130 +136,130 @@
|
|||
#address-cells = <2>;
|
||||
#size-cells = <0>;
|
||||
|
||||
CPU0: cpu@0 {
|
||||
cpu0: cpu@0 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x0>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_0>;
|
||||
L2_0: l2-cache {
|
||||
cpu-idle-states = <&little_cpu_sleep_0 &little_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_0>;
|
||||
l2_0: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU1: cpu@1 {
|
||||
cpu1: cpu@1 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x1>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_0>;
|
||||
cpu-idle-states = <&little_cpu_sleep_0 &little_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_0>;
|
||||
};
|
||||
|
||||
CPU2: cpu@2 {
|
||||
cpu2: cpu@2 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x2>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_0>;
|
||||
cpu-idle-states = <&little_cpu_sleep_0 &little_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_0>;
|
||||
};
|
||||
|
||||
CPU3: cpu@3 {
|
||||
cpu3: cpu@3 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x3>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1024>;
|
||||
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_0>;
|
||||
cpu-idle-states = <&little_cpu_sleep_0 &little_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_0>;
|
||||
};
|
||||
|
||||
CPU4: cpu@100 {
|
||||
cpu4: cpu@100 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x100>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1536>;
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_1>;
|
||||
L2_1: l2-cache {
|
||||
cpu-idle-states = <&big_cpu_sleep_0 &big_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
l2_1: l2-cache {
|
||||
compatible = "cache";
|
||||
cache-level = <2>;
|
||||
cache-unified;
|
||||
};
|
||||
};
|
||||
|
||||
CPU5: cpu@101 {
|
||||
cpu5: cpu@101 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x101>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1536>;
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_1>;
|
||||
cpu-idle-states = <&big_cpu_sleep_0 &big_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
};
|
||||
|
||||
CPU6: cpu@102 {
|
||||
cpu6: cpu@102 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x102>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1536>;
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_1>;
|
||||
cpu-idle-states = <&big_cpu_sleep_0 &big_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
};
|
||||
|
||||
CPU7: cpu@103 {
|
||||
cpu7: cpu@103 {
|
||||
device_type = "cpu";
|
||||
compatible = "qcom,kryo280";
|
||||
reg = <0x0 0x103>;
|
||||
enable-method = "psci";
|
||||
capacity-dmips-mhz = <1536>;
|
||||
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||
next-level-cache = <&L2_1>;
|
||||
cpu-idle-states = <&big_cpu_sleep_0 &big_cpu_sleep_1>;
|
||||
next-level-cache = <&l2_1>;
|
||||
};
|
||||
|
||||
cpu-map {
|
||||
cluster0 {
|
||||
core0 {
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
};
|
||||
|
||||
core2 {
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
};
|
||||
|
||||
core3 {
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
};
|
||||
};
|
||||
|
||||
cluster1 {
|
||||
core0 {
|
||||
cpu = <&CPU4>;
|
||||
cpu = <&cpu4>;
|
||||
};
|
||||
|
||||
core1 {
|
||||
cpu = <&CPU5>;
|
||||
cpu = <&cpu5>;
|
||||
};
|
||||
|
||||
core2 {
|
||||
cpu = <&CPU6>;
|
||||
cpu = <&cpu6>;
|
||||
};
|
||||
|
||||
core3 {
|
||||
cpu = <&CPU7>;
|
||||
cpu = <&cpu7>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -267,7 +267,7 @@
|
|||
idle-states {
|
||||
entry-method = "psci";
|
||||
|
||||
LITTLE_CPU_SLEEP_0: cpu-sleep-0-0 {
|
||||
little_cpu_sleep_0: cpu-sleep-0-0 {
|
||||
compatible = "arm,idle-state";
|
||||
idle-state-name = "little-retention";
|
||||
/* CPU Retention (C2D), L2 Active */
|
||||
|
|
@ -277,7 +277,7 @@
|
|||
min-residency-us = <504>;
|
||||
};
|
||||
|
||||
LITTLE_CPU_SLEEP_1: cpu-sleep-0-1 {
|
||||
little_cpu_sleep_1: cpu-sleep-0-1 {
|
||||
compatible = "arm,idle-state";
|
||||
idle-state-name = "little-power-collapse";
|
||||
/* CPU + L2 Power Collapse (C3, D4) */
|
||||
|
|
@ -288,7 +288,7 @@
|
|||
local-timer-stop;
|
||||
};
|
||||
|
||||
BIG_CPU_SLEEP_0: cpu-sleep-1-0 {
|
||||
big_cpu_sleep_0: cpu-sleep-1-0 {
|
||||
compatible = "arm,idle-state";
|
||||
idle-state-name = "big-retention";
|
||||
/* CPU Retention (C2D), L2 Active */
|
||||
|
|
@ -298,7 +298,7 @@
|
|||
min-residency-us = <1302>;
|
||||
};
|
||||
|
||||
BIG_CPU_SLEEP_1: cpu-sleep-1-1 {
|
||||
big_cpu_sleep_1: cpu-sleep-1-1 {
|
||||
compatible = "arm,idle-state";
|
||||
idle-state-name = "big-power-collapse";
|
||||
/* CPU + L2 Power Collapse (C3, D4) */
|
||||
|
|
@ -1874,7 +1874,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU0>;
|
||||
cpu = <&cpu0>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -1894,7 +1894,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU1>;
|
||||
cpu = <&cpu1>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -1914,7 +1914,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU2>;
|
||||
cpu = <&cpu2>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -1934,7 +1934,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU3>;
|
||||
cpu = <&cpu3>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -2068,7 +2068,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU4>;
|
||||
cpu = <&cpu4>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -2087,7 +2087,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU5>;
|
||||
cpu = <&cpu5>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -2106,7 +2106,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU6>;
|
||||
cpu = <&cpu6>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
@ -2125,7 +2125,7 @@
|
|||
clocks = <&rpmcc RPM_SMD_QDSS_CLK>, <&rpmcc RPM_SMD_QDSS_A_CLK>;
|
||||
clock-names = "apb_pclk", "atclk";
|
||||
|
||||
cpu = <&CPU7>;
|
||||
cpu = <&cpu7>;
|
||||
|
||||
out-ports {
|
||||
port {
|
||||
|
|
|
|||
|
|
@ -14,10 +14,10 @@
|
|||
|
||||
cooling-maps {
|
||||
map0 {
|
||||
cooling-device = <&CPU0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&CPU3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
cooling-device = <&cpu0 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu1 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu2 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
|
||||
<&cpu3 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
|
||||
};
|
||||
};
|
||||
};
|
||||
|
|
@ -42,40 +42,40 @@
|
|||
|
||||
/*
|
||||
* SDM632 uses Kryo 250 instead of Cortex A53
|
||||
* CPU0-3 are efficiency cores, CPU4-7 are performance cores
|
||||
* cpu0-3 are efficiency cores, cpu4-7 are performance cores
|
||||
*/
|
||||
&CPU0 {
|
||||
&cpu0 {
|
||||
compatible = "qcom,kryo250";
|
||||
};
|
||||
|
||||
&CPU1 {
|
||||
&cpu1 {
|
||||
compatible = "qcom,kryo250";
|
||||
};
|
||||
|
||||
&CPU2 {
|
||||
&cpu2 {
|
||||
compatible = "qcom,kryo250";
|
||||
};
|
||||
|
||||
&CPU3 {
|
||||
&cpu3 {
|
||||
compatible = "qcom,kryo250";
|
||||
};
|
||||
|
||||
&CPU4 {
|
||||
&cpu4 {
|
||||
compatible = "qcom,kryo250";
|
||||
capacity-dmips-mhz = <1980>;
|
||||
};
|
||||
|
||||
&CPU5 {
|
||||
&cpu5 {
|
||||
compatible = "qcom,kryo250";
|
||||
capacity-dmips-mhz = <1980>;
|
||||
};
|
||||
|
||||
&CPU6 {
|
||||
&cpu6 {
|
||||
compatible = "qcom,kryo250";
|
||||
capacity-dmips-mhz = <1980>;
|
||||
};
|
||||
|
||||
&CPU7 {
|
||||
&cpu7 {
|
||||
compatible = "qcom,kryo250";
|
||||
capacity-dmips-mhz = <1980>;
|
||||
};
|
||||
|
|
|
|||
Loading…
Add table
Reference in a new issue